ID de l'article: 000097580 Type de contenu: Messages d'erreur Dernière révision: 12/12/2023

Pourquoi l’IP FPGA Intel Agilex® 7 R-Tile Express Link* (CXL*) 1.1/2.0 échoue-t-elle à « Fitter » lors de la mise en œuvre de plusieurs instances ?

Environnement

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.1 et les versions antérieures du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez observer une erreur d’ajustement lorsque deux FPGA Intel Agilex® 7 R-Tile Compute Express Link* (CXL*) 1.1/2.0 IP sont instanciées dans un projet.

Erreur(14566) : Le monteur ne peut pas placer 1 composant(s) périphérique(s) en raison de conflits avec des contraintes existantes (1 IOPLL(s)).

Résolution

Ce problème est résolu à partir de la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.