ID de l'article: 000097551 Type de contenu: Dépannage Dernière révision: 11/12/2023

Pourquoi l’image SOF de l’IP FPGA Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 entraîne-t-elle l’échec de l’apprentissage de la liaison ?

Environnement

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème survenu sur la plateforme Archer City (plateforme CPU basée sur Sapphire Rapids), vous pouvez observer un échec de l’apprentissage de liaison lors de la programmation de l’image SOF de l’IP FPGA Intel Agilex® 7 R-Tile Express Link* (CXL) 1.1/2.0.

Résolution

Ce problème n’est pas prévu pour être résolu dans les futures versions du logiciel Intel® Quartus® Prime Editon car il s’agit d’un problème de plate-forme.

Pour contourner ce problème, modifiez le contrôleur BMC de la plate-forme pour affirmer le PERST lors du redémarrage du système.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.