À partir de la version 23.4 du logiciel Quartus® Prime Pro Edition, l’erreur ci-dessous apparaîtra lors de l’utilisation du chemin de données de l’IP matérielle F-Tile 200G Agilex™ 7 FPGA, par exemple lors de l’utilisation de la conception de bouclage PAM4 8x53Gpbs avec QSFPDD Serial sur le processeur Nios® V/m :
Erreur (24297) : impossible d’utiliser l’emplacement IP dur 200G ehip200g_st_x1_7_rx et l’emplacement du canal FGT fgt_q0_ch0_rx car l’IP matérielle 200G n’est actuellement pas prise en charge avec cet OPN. Si vous avez besoin d’une IP dure 200G, veuillez contacter le représentant Intel de terrain.
Erreur : la conception ne peut pas être programmée sur les F-Tiles disponibles car certaines contraintes d’emplacement sont conflictuelles ou parce que la conception nécessite plus de ressources par rapport à ce qui est disponible sur l’appareil actuel
À partir de la version 23.4 du logiciel Quartus® Prime Pro Edition, le bloc F-Tile 200G Hard IP est supprimé sur les OPN existants sans suffixe et suffixe « B ». Pour l’utilisation du prototypage, seul un correctif peut être fourni pour permettre la compilation et la génération de fichiers SOF.
Veuillez contacter votre représentant Intel® si vous avez besoin du correctif pour l’évaluation du prototype F-Tile 200G sur les OPN, incluant non le suffixe C.