ID de l'article: 000097367 Type de contenu: Errata Dernière révision: 12/06/2024

Pourquoi l’exemple de conception IP EMIF LPDDR5 Agilex™ 7 FPGA série M a-t-il échoué en simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, vous pouvez voir que l’exemple de conception LPDDR5 a échoué dans le simulateur Questa* FPGA Edition.

    La même conception consiste à passer la simulation dans le simulateur VCS*.

    Résolution

    Il n’existe aucune solution de contournement à ce problème.

    Ce problème est résolu à partir de la version 23.4 du logiciel Quartus® Prime Pro Edition

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.