La macro « REMOVE_SRC_NIOS » est gérée pour accélérer la simulation lorsqu’elle est activée et prise en charge dans tous les scripts de simulation de conception Ethernet FPGA Hard IP F-Tile dans la version 23.3 du logiciel Quartus® Prime Pro Edition, à l’exception des scripts de simulation Xcelium™ et Aldec Riviera.
Lorsque l’IP matérielle FPGA Ethernet F-Tile est utilisée en dehors de la conception d’exemple, il est important d’affirmer les réinitialisations au démarrage et de les maintenir jusqu’à ce que des accusés de réception soient reçus. Ces procédures ne sont pas compatibles avec les outils de simulation Xcelium et Aldec Riviera.
Il existe des limitations spécifiques associées à la macro « REMOVE_SRC_NIOS » :
- Il ne prend pas en charge les fonctionnalités de reconfiguration dynamique, de négociation automatique (AN) et de formation de liaison (LT).
- Les débits multiples avec plusieurs ports ne sont pas pris en charge.
- Lorsque vous utilisez plusieurs ports, ils doivent être complètement réinitialisés.
Lorsque vous travaillez avec des simulateurs Xcelium ou Aldec Riviera et que vous utilisez la macro « REMOVE_SRC_NIOS », vous pouvez rencontrer des problèmes avec les voies TX et RX qui ne s’affichent pas.
Pour les simulateurs Xcelium et Aldec Riviera, il existe une solution de contournement pour le logiciel Quartus® Prime Pro Edition version 23.3 d’utiliser la macro « SRC_SPEC_SPEED_UP » au lieu de la macro « REMOVE_SRC_NIOS ».
Pour les autres simulateurs, les limitations et la prise en charge de la macro 'REMOVE_SRC_NIOS' pour les autres IP devraient être corrigées dans une future version du logiciel Quartus® Prime Pro Edition.