ID de l'article: 000097173 Type de contenu: Messages d'erreur Dernière révision: 30/10/2023

Avertissement(16735) : Avertissement Verilog HDL à ddrx_ropt_ctrl.sv(1821) : la longueur de bit réelle 2 diffère de la longueur de bit formelle 8 pour le port

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cet avertissement peut s’afficher dans la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition lorsque vous compilez une conception contenant le Intel® FPGA IP de sous-système de mémoire qui instancie un Intel® FPGA IP de mémoire adressable par le contenu à l’aide de l’algorithme MBL.

Résolution

Il est prudent d’ignorer cet avertissement.
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.