En raison d’une erreur dans la version 2023.4.10 du guide de l’utilisateur de l’exemple de conception F-tile SDI II FPGA IP, les informations sur la position des commutateurs sur le kit de développement sont indiquées au sous-chapitre 1.4. La compilation et le test de la conception dans le matériel au point n° 5 sont incorrects.
Les informations correctes sur la position des commutateurs sur le kit de développement comme ci-dessous :
Assurez-vous que tous les commutateurs du kit de développement sont dans leur position par défaut. Reportez-vous au guide de l’utilisateur du kit de développement de l’émetteur-récepteur-SoC Intel Agilex® 7 série I pour plus d’informations.
Si vous générez un bouclage parallèle avec un exemple de conception VCXO externe, basculez DIPSW S10.2 embarqué sur la position OFF
Ces informations mises à jour seront ajoutées dans une prochaine version du guide de l’utilisateur de l’exemple de conception F-Tile SDI II Intel® FPGA IP.