ID de l'article: 000097107 Type de contenu: Dépannage Dernière révision: 25/10/2023

Pourquoi la simulation de Intel® FPGA IP F-Tile SDI II échoue-t-elle et entraîne-t-elle l’absence de vidéo sur le matériel lors de la réception de la norme vidéo SD-SDI dans la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison des changements apportés au mode enable_port_control_of_cdr_ltr_ltd=Activer et verrouillage à la référence (LTR) dans le Intel® FPGA IP F-Tile PMA/FEC Direct PHY, il se peut que vous puissiez voir que la simulation de Intel® FPGA IP F-Tile SDI II échoue avec la norme vidéo SD-SDI, ce qui entraîne l’absence d’affichage vidéo sur le matériel lors de la réception de la norme vidéo SD-SDI dans le logiciel Intel® Quartus® Prime Pro Edition version 23.2.

Résolution

Pour contourner ce problème, ajoutez la ligne suivante dans le fichier de paramètres Quartus (QSF) :

set_instance_assignment -name HSSI_PARAMETER « enable_port_control_of_cdr_ltr_ltd=DISABLE » -to <rx_serial_pin_name>

Ce problème est résolu à partir de la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.