Pourquoi y a-t-il un décalage dans le résultat de sortie IP 5G Polar FPGA entre le modèle de simulation MATLAB* et RTL ?

En raison d’un problème avec le formatage des données d’entrée, des paramètres et des données de sortie de l’encodeur lors de l’utilisation de la version 2.0.0 de la 5G Polar FPGA IP, vous observerez une incompatibilité dans le résultat de sortie IP 5G Polar FPGA entre le modèle de simulation MATLAB* et RTL.

Pour contourner ce problème, suivez les étapes détaillées ci-dessous.

1. Commencez par utiliser l’exemple Matlab* du guide de l’utilisateur polar5g_codec_tb(4,2,4,1) pour exécuter Matlab*.
2. Matlab* génère des fichiers polar5g_enc_in.txt, polar5g_enc_out.txt et polar5g_codec_param.txt dans le dossier < Design Example Directory >/Matlab/ .
3. Modifiez ces 3 fichiers en ajoutant un 0 dans la première ligne de chaque fichier, comme indiqué ci-dessous.

Par exemple:

Vous trouverez ci-dessous le polar5g_enc_in.txt généré

1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

polar5g_enc_in.txt modifiée

0
1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

4. Copiez et collez les 3 fichiers modifiés dans le dossier <Design Example Directory>/test_data .
5. La simulation par défaut exécute 300 images. Modifiez donc frm_lmt variable dans polar5g_enc_tb.sv à 1 image du dossier <Design Example Directory>/src .
6. Exécutez la simulation RTL.
7. La sortie de l’encodeur Matlab* correspond désormais à la sortie RTL.

#NOTE : La simulation signale l’échec car l’emplacement 0 dans la première ligne de chaque fichier n’est pas identique à l’emplacement utilisé par MATLAB*. Les modèles 64 bits suivants sont les mêmes. Cela peut être vérifié manuellement dans le fichier polar5g_enc_out.txt .

Ce problème est résolu à partir de la version 24.1 de l’IP 5G Polar FPGA.