ID de l'article: 000096974 Type de contenu: Errata Dernière révision: 18/04/2024

Pourquoi les compteurs MAC de l’IP matérielle F-Tile Ethernet FPGA restent-ils bloqués à zéro lorsqu’ils sont reconfigurés dynamiquement pendant les tests matériels ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.3 du logiciel Quartus® Prime Pro Edition, l’état MAC de F-tile Ethernet FPGA Hard IP n’est pas applicable à la séquence de mise sous tension initiale du registre SRC. Par conséquent, les compteurs MAC restent bloqués à zéro lors de la reconfiguration dynamique dans le test matériel.

    Résolution

    Il n’y a pas de solution de contournement.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.