ID de l'article: 000096971 Type de contenu: Dépannage Dernière révision: 06/05/2024

Pourquoi l’hôte reçoit-il des paquets de données inattendus d’autres canaux lors de l’utilisation de l’IP DMA multicanal FPGA pour PCI Express ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.4 du logiciel Quartus® Prime Pro Edition, l’hôte peut recevoir des paquets D2H de canaux inattendus lors de l’utilisation de l’IP DMA multicanal FPGA pour PCI Express.

Ce problème se produit lorsque le nombre de PF (fonctions physiques) a été modifié à une valeur inférieure à un paramètre précédent. Les paramètres 'pf<i>_num_dma_chan_pf_hwtcl' et 'pf<i>_num_dma_chan_per_vf_hwtcl' ne sont pas automatiquement effacés pour les PF non attribués dans l’interface graphique IP.

Résolution

Pour contourner ce problème, assurez-vous de régler manuellement le « Nombre de canaux DMA alloués à PF<i> » et « Nombre de canaux DMA alloués à chaque VF dans PF<i> » manuellement sur 0 pour les PF non alloués avant de modifier le « Nombre total de fonctions physiques » à une valeur plus petite dans l’interface graphique.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.