ID de l'article: 000096872 Type de contenu: Errata Dernière révision: 22/05/2025

Pourquoi le signal o_rx_pcs_ready ne s’affirme-t-il pas dans le matériel pour la variante PAM4 de l’IP FPGA F-Tile Ethernet Multirate ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.3 et les versions antérieures du logiciel Quartus® Prime Pro Edition, le signal o_rx_pcs_ready ne parvient pas à s’affirmer dans le matériel pour la variante PAM4 de l’IP FPGA multidébit Ethernet F-Tile lorsque la variante utilise à la fois une horloge de référence PMA 312,5 MHz et le VSR_MODE_LOW_LOSS d’affectation QSF (Quartus Setting File) est utilisé.

Résolution

Pour contourner ce problème, désactivez le VSR_MODE_LOW_LOSS d’affectation QSF.
Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.