ID de l'article: 000096811 Type de contenu: Connectivité Dernière révision: 12/11/2024

Pourquoi le fichier .pin indique-t-il une exigence de tension VREF par rapport aux broches VREFB lors de l’utilisation des normes d’E/S SSTL/HSTL/HSUL différentielles dans les appareils Agilex™ 7 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime Pro Edition version 23.2 et antérieure, le fichier .pin affiche à tort une tension VREF de 0,6 V contre les broches VREFB lors de l’utilisation des normes d’E/S SSTL/HSTL/HSUL différentielles dans les appareils Agilex™ 7. Ces normes d’E/S ne nécessitent pas de VREF externe.

    Résolution

    Vous pouvez ignorer l’exigence de tension VREF externe si vous utilisez des normes d’E/S SSTL/HSTL/HSUL différentielles.

    Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.