ID de l'article: 000096810 Type de contenu: Messages d'erreur Dernière révision: 18/04/2024

Erreur(21961) : l’OE du port d’entrée d’un tampon de sortie d’E/S « LVDS » « *|gpio_0|core|i_loop[0].altera_gpio_bit_i|output_buffer.obuf_0 » n’est pas pris en charge.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime Pro Edition version 23.2 et antérieure, vous pouvez voir cette erreur lors de l’implémentation d’une sortie LVDS à l’aide de l’IP GPIO FPGA dans les périphériques Arria® 10. L’installateur croit à tort qu’une activation de sortie est utilisée sur la sortie LVDS.

    Résolution

    Ce problème est résolu à partir de la version 23.4 du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.