En raison d’un problème dans l’O-RAN FPGA IP version 1.9.1 et antérieure, le signal de réinitialisation d’entrée correspond à une polarité incorrecte lorsqu’il est instancié dans Platform Designer. Comme la réinitialisation de l’entrée vers l’O-RAN FPGA l’IP est active faible, Platform Designer doit automatiquement mapper le type de signal sur reset_n au lieu de la réinitialisation du type.
Pour contourner ce problème, procédez comme suit :
1). Ouvrez le fichier oran_hw.tcl disponible à l’adresse <quartus_instalation_dir>/ip/altera_cloud/oran/src/.
2). Trouvez et remplacez les lignes de code suivantes :
a). À partir de add_interface_port rst_tx_n rst_tx_n réinitialisation ENTRÉE 1
Pour add_interface_port rst_tx_n rst_tx_n reset_n ENTRÉE 1.
b). À partir de add_interface_port rst_rx_n rst_rx_n réinitialisation ENTRÉE 1
Pour add_interface_port rst_rx_n rst_rx_n reset_n ENTRÉE 1
c). À partir de add_interface_port rst_csr_n rst_csr_n réinitialisation ENTRÉE 1
Pour add_interface_port rst_csr_n rst_csr_n reset_n ENTRÉE 1