En raison d’un problème dans l’eCPRI Intel® FPGA IP version 2.0.4 et antérieure, le signal de réinitialisation d’entrée correspond à une polarité incorrecte lorsqu’il est instancié dans Platform Designer. La réinitialisation de l’entrée à l’eCPRI Intel® FPGA IP est active faible, Platform Designer devrait automatiquement mapper le type de signal sur « reset_n » au lieu de réinitialiser.
Pour contourner ce problème, procédez comme suit :
1). Ouvrez le fichier ecpri_interface.tcl disponible à l’adresse <quartus_instalation_dir>/ip/altera_cloud/ecpri/ecpri_hw_tcl/.
2). Trouvez et remplacez la ligne suivante :
À partir de add_interface_port $port_name, entrée de réinitialisation $port_name 1
Vers add_interface_port $port_name $port_name reset_n entrée 1
Ce problème a été résolu à partir de la version 23.3 du webcore eCPRI Intel® FPGA IP.