ID de l'article: 000096577 Type de contenu: Dépannage Dernière révision: 29/11/2023

Pourquoi la polarité de réinitialisation de l’eCPRI Intel® FPGA IP est-elle inversée dans Platform Designer ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® CPRI
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans l’eCPRI Intel® FPGA IP version 2.0.4 et antérieure, le signal de réinitialisation d’entrée correspond à une polarité incorrecte lorsqu’il est instancié dans Platform Designer. La réinitialisation de l’entrée à l’eCPRI Intel® FPGA IP est active faible, Platform Designer devrait automatiquement mapper le type de signal sur « reset_n » au lieu de réinitialiser.

    Résolution

    Pour contourner ce problème, procédez comme suit :

    1). Ouvrez le fichier ecpri_interface.tcl disponible à l’adresse <quartus_instalation_dir>/ip/altera_cloud/ecpri/ecpri_hw_tcl/.

    2). Trouvez et remplacez la ligne suivante :

    À partir de add_interface_port $port_name, entrée de réinitialisation $port_name 1
    Vers add_interface_port $port_name $port_name reset_n entrée 1

    Ce problème a été résolu à partir de la version 23.3 du webcore eCPRI Intel® FPGA IP.

    Produits associés

    Cet article concerne 9 produits

    FPGA Intel® Stratix® 10 DX
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX
    FPGA et FPGA SoC Intel® Agilex™ série F
    FPGA et FPGA SoC Intel® Agilex™ 7 série I
    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.