ID de l'article: 000096495 Type de contenu: Messages d'erreur Dernière révision: 12/06/2024

Pourquoi l’IP P-tile Avalon® Streaming FPGA pour PCI Express* affiche-t-elle un avertissement RDC-50002 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.4 et les versions ultérieures du logiciel Quartus® Prime Pro Edition, vous pouvez voir la violation de règle suivante de Design Assistant pour l’IP de streaming FPGA Avalon® P-tile pour PCI Express*

    • RDC-50002 - Reconvergence de plusieurs synchroniseurs de réinitialisation asynchrones dans un domaine de réinitialisation commun

    Résolution

    Cette violation peut être ignorée en toute sécurité.

    Pour lever l’avertissement, copiez le fichier da_drc.dawf à partir de l’exemple de conception PIO P-tile Avalon® Streaming FPGA IP for PCI Express*, ajoutez-le audossier du projet et recompilez-le.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.