ID de l'article: 000096317 Type de contenu: Dépannage Dernière révision: 14/05/2025

Avertissement(332060) : Le nœud : MEM0_DQS_P[0] a été déterminé comme étant une horloge mais a été trouvé sans affectation d’horloge associée

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez voir l’avertissement lors de la compilation de l’IP EMIF Agilex™ 7 FPGA série M.

Résolution

Le nom de l’horloge DQS doit être *dqs_t et *dqs_c dans le module supérieur pour associer DQS en tant que signaux d’horloge.
Par exemple
inout [ 4:0] MEM0_DQS_P,
inout [ 4:0] MEM0_DQS_N,
inout [ 4:0] MEM0_dqs_t,
inout [ 4:0] MEM0_dqs_c,

Ce problème devrait être résolu dans une future version du logiciel Quartus® Prime Pro Edition.

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.