ID de l'article: 000096311 Type de contenu: Dépannage Dernière révision: 20/05/2024

Pourquoi n’y a-t-il pas de données de sortie sur les broches o_tx_serial[1 :0] alors que seule la réinitialisation matérielle est appliquée à F-Tile Ethernet FPGA Hard IP avec la variante '50GE-2' ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 et ultérieure du logiciel Quartus® Prime Pro Edition, il est possible que vous ne voyiez aucune donnée de sortie sur les broches o_tx_serial[1 :0], et o_tx_ready ne bascule pas lorsque seule la réinitialisation matérielle [i_rst_n] est appliquée à l’IP matérielle Ethernet FPGA F-Tile avec la variante '50GE-2'.

    Résolution

    Pour contourner ce problème dans le logiciel Quartus® Prime Pro Edition versions 22.4 et suivantes, appliquez i_tx_rst_n, i_rx_rst_n et csr_rst_n ainsi que i_rst_n.

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.