ID de l'article: 000096078 Type de contenu: Messages d'erreur Dernière révision: 23/04/2024

Pourquoi l’IP du sous-système de mémoire FPGA échoue-t-il lors de la génération de l’exemple de conception ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime Pro Edition, l’erreur suivante peut s’afficher lors de la génération d’un exemple de conception pour le sous-système de mémoire FPGA IP v1.0.0

    « mem_ss_0 : Une erreur s’est produite lors de la génération de l’ensemble de fichiers de conception de l’exemple de simulation. Voir sim/make_sim_design.log pour plus de détails »

    Cette IP est encore en cours de développement et n’est pas recommandée pour la conception ou la simulation.

    Résolution

    Ce problème est résolu à partir de la version 23.3 du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.