En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, l’exemple de conception de l’IP matérielle FPGA F-Tile Ethernet 200GE ou 400GE échouera dans la phase de génération de la logique de prise en charge de la compilation lorsque le paramètre Stop TX traffic when link partner send PAUSE est défini sur Yes.
Pour contourner ce problème, procédez comme suit :
- Recherchez et ouvrez le fichier eth_f_hw_ip_top.sv situé dans le répertoire <design_example_name>/hardware_test_design/common/
- Supprimez les ports i_tx_pfc et o_rx_pfc contenus dans l’instance dut
- Enregistrez le fichier eth_f_hw_ip_top.sv modifié
- Recompiler l’exemple de conception
Ce problème a été corrigé dans la version 23.3 du logiciel Quartus® Prime Pro Edition.