ID de l'article: 000095942 Type de contenu: Dépannage Dernière révision: 16/04/2024

Pourquoi mon exemple de conception de l’IP matérielle FPGA Ethernet F-Tile provoque-t-il une erreur interne lors de la mise à niveau de la conception du logiciel Quartus® Prime Pro Edition version 23.1 vers la version 23.2 ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, la mise à niveau d’un exemple de conception Ethernet F-Tile FPGA Hard IP provoquera une erreur interne lors de la tentative de mise à niveau à partir de la version 23.1 si la conception est ciblée sur le kit de développement SoC de l’émetteur-récepteur Agilex™ 7 FPGA série I (4x F-Tile).

Résolution

Pour contourner ce problème, générez un nouvel exemple de conception propre du logiciel Quartus® Prime Pro Edition version 23.2 à partir de zéro en utilisant les mêmes paramètres que votre exemple de conception 23.1.

Ce problème a été corrigé dans la version 23.3 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.