ID de l'article: 000095918 Type de contenu: Dépannage Dernière révision: 23/05/2025

Pourquoi l’exemple de conception de l’IP matérielle Ethernet F-Tile ne se programme-t-il pas lorsqu’il cible le kit de développement SoC de l’émetteur-récepteur Agilex™ 7 FPGA série I (4x F-Tile) ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Programmateur et outils Intel® Quartus® édition Prime Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, la programmation de l’appareil échoue pour l’exemple de conception de l’IP matérielle Ethernet F-Tile lors du ciblage des kits de développement suivants :
DK-SI-AGI027FA (Solution d’alimentation 2 : solution d’alimentation non Intel® Enpirion®)
DK-SI-AGI027FC (Solution d’alimentation 2 : solution d’alimentation non Intel® Enpirion®)

Résolution

Pour contourner ce problème, modifiez les paramètres VID dans les exemples de conception. QSF. Les paramètres VID corrects peuvent être obtenus à partir de la section 6.1 Ajouter des paramètres SmartVID dans le fichier QSF Quartus® Prime du guide de l’utilisateur du kit de développement de l’émetteur-récepteur-SoC Agilex™ 7 FPGA série I, disponible ici : add-smartvid-settings-in-the-qsf-file.html

Les paramètres VID corrects sont :
set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE « PMBUS MASTER »
set_global_assignment -name PWRMGT_BUS_SPEED_MODE « 100 KHZ »
set_global_assignment -name PWRMGT_SLAVE_DEVICE_TYPE LTC3888
set_global_assignment -name NUMBER_OF_SLAVE_DEVICE 1
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 62
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT « FORMAT LINÉAIRE »
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N « -12 »
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

Assurez-vous qu’aucun paramètre similaire avec des valeurs différentes n’existe dans le fichier QSF.

Ce problème a été corrigé dans la version 25.1 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.