En raison d’un problème dans le Intel® Quartus® version 21.3 du logiciel Prime Pro Edition, l’horloge de l’heure Ethernet IEEE 1588 Intel® FPGA IP peut observer une erreur de précision de 2 ns supérieure aux attentes sur pps_pulse_per_second sortie en mode de précision avancée lorsque la fréquence sélectionnée de l’horloge de balayage IOPLL est supérieure à la moitié de la fréquence de l’horloge de période. Pour une horloge de balayage de 100 MHz, vous pouvez observer le problème avec une fréquence d’horloge d’époque inférieure à 200 MHz. Le mode de précision de base n’est pas affecté par ce problème.
Pour contourner ce problème, spécifiez la fréquence d’horloge de balayage à la moitié de la fréquence d’horloge de période ou moins.
Pour l’horloge d’une période de 156,25 MHz, choisissez une horloge de balayage avec une fréquence de 78,125 MHz ou moins.
Pour l’horloge d’intervalle de 125 MHz, choisissez une horloge de balayage avec une fréquence de 62,5 MHz ou moins.
Ce problème a été corrigé dans la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.