ID de l'article: 000095913 Type de contenu: Dépannage Dernière révision: 08/08/2023

Pourquoi l’horloge ne fonctionne-t-elle pas dans ma conception lorsque j’utilise le Intel® FPGA IP Contrôle de l’horloge ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez l’horloge dont l’entrée du Intel® FPGA IP de contrôle d’horloge n’est pas en cours d’exécution. Ce problème se produit lorsque vous activez la fonction Activer l’horloge dans le Intel® FPGA IP Contrôle de l’horloge et que le port ena est bas.

Ce problème affecte uniquement les conceptions ciblant les périphériques Intel® Stratix® 10 ou Intel Agilex® 7.

Résolution

Pour contourner ce problème, définissez le « Type d’activation de l’horloge » dans Contrôle d’horloge Intel® FPGA IP Niveau racine.

Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Stratix® 10
FPGA et FPGA SoC Intel® Agilex™ série F

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.