ID de l'article: 000095892 Type de contenu: Information et documentation de produit Dernière révision: 10/10/2023

Y a-t-il des problèmes dans le guide de l’utilisateur de l’Intel® FPGA IP ASMI Parallel II ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui. Il y a des noms de port incorrects, une note incorrecte et des ports manquants.

    (1) La figure 1 et le tableau 2 comportent les ports suivants :

    • qspi_dataout (figure 1) , fqspi_dataout (tableau 2)
    • qspi_dclk
    • qspi_scein
    • avl_csr_addr
    • avl_csr_rddata
    • avl_csr_rddata_valid
    • avl_mem_addr
    • avl_mem_rddata_valid
    • avl_mem_byteenble

    Mais ceux-ci sont incorrects. Les noms de port corrects sont les suivants :

    • qspi_pins_data
    • qspi_pins_dclk
    • qspi_pins_ncs
    • avl_csr_address
    • avl_csr_readdata
    • avl_csr_readdatavalid
    • avl_mem_address
    • avl_mem_readdatavalid
    • avl_mem_byteenable

    (2) Le tableau 2 indique la remarque 3 relative à l’interface de conduit : « Disponible lorsque vous activez le paramètre Disable dedicated Active Serial interface (Désactiver l’interface série active dédiée). »
    Mais c’est faux. La description correcte est « Disponible lorsque vous activez le paramètre Enable SPI pins interface » (Activer les broches SPI).

    (3) Le tableau 2 comporte les ports manquants suivants :

    SignalLargeurDirectionDescription
    atom_ports_dclk1SortieSe connecte au dclk du bloc ASMI
    atom_ports_ncs 1 ~ 3SortieConnecte sce du bloc ASMI
    atom_ports_oe1SortieSe connecte à l’oe du bloc ASMI
    atom_ports_dataout 4SortieL’atom_ports_dataout envoie les données à la broche de données AS via le bloc ASMI.

    Pour Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria® V, Arria® V GZ, Cyclone® V et Stratix® V, se connectent atom_ports_dataout[0 :3] à data0out, data1out, data2out, data3out du bloc ASMI.

    Pour Intel® Cyclone® 10 LP, Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II, Arria® II GZ, se connecte atom_ports_dataout[0] à sdoin de ASMI Block.
    atom_ports_dataoe4SortieConnecte atom_ports_dataoe[0 :3] à data0oe, data1oe, data2oe, data3oe du bloc ASMI
    atom_ports_datain4EntréeLe atom_ports_datain reçoit les données de la broche de données AS via le bloc ASMI.

    Pour Intel® Arria® 10, Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V et Stratix® V, se connecte atom_ports_datain[0 :3] à data0in, data1in, data2in, data3in du bloc ASMI.

    Pour Intel® Cyclone® 10 LP, Cyclone® IV GX, Cyclone® IV E, Stratix® IV, Arria® II, Arria® II GZ, se connecte atom_ports_datain[1] à data0out de ASMI Block.
    Résolution

    Ces ports sont disponibles lorsque vous activez le paramètre Disable dedicated Active Serial interface (Désactiver l’interface série active dédiée).

    Produits associés

    Cet article concerne 8 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Cyclone® IV
    FPGA et FPGA SoC Cyclone® V
    FPGA Intel® Cyclone® 10
    FPGA Intel® MAX® 10
    FPGA Stratix® IV
    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.