ID de l'article: 000095890 Type de contenu: Dépannage Dernière révision: 01/08/2023

Pourquoi le signal suspendu avec perserve_for_debug attribut est-il toujours optimisé après la compilation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v22.3 et versions antérieures, vous pouvez voir que le signal de suspension est optimisé, bien qu’il ait preserve_for_debug attribut de synthèse.

    Résolution

    Pour contourner ce problème, connectez le signal pendant à la broche de niveau supérieur pour éviter l’optimisation de la synthèse.

    Ce problème est résolu à partir de la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.