En raison d’un problème dans le logiciel Quartus® Prime Pro Edition version 23.2 et antérieure, vous pouvez voir cette erreur interne lorsque l’analyseur de puissance est exécuté dans l’appareil Agilex™ 7. L’erreur est due à des descriptions de contraintes de conception de synopsis (SDC) inappropriées pour l’IP de la version de réinitialisation FPGA.
Ligne : <numéro> dans le message d’erreur dépend de la version du logiciel Quartus® Prime Pro Edition.
Lorsque vous utilisez la version 22.4 et les versions antérieures, il s’agit de la ligne : 201.
Lorsque vous utilisez la version 23.1 et les versions ultérieures, il s’agit de la ligne : 183.
Pour contourner l’erreur, supprimez le fichier SDC suivant de la liste des fichiers SDC pour l’analyseur de synchronisation avant d’exécuter l’analyseur de puissance.
- reset_release/altera_s10_user_rst_clkgate_<number>/synth/altera_s10_user_rst_clkgate_fm.sdc
Veuillez noter que <number> dans le chemin du fichier dépend de la version du logiciel Quartus® Prime Pro Edition.
Pour exclure le fichier SDC ci-dessus de l’analyseur de synchronisation, procédez comme suit :
- Ouvrir la fenêtre Paramètres
- Sélectionnez Analyseur de synchronisation dans le panneau Catégorie de la fenêtre Paramètres
- Supprimer <chemin relatif du répertoire du projet>/reset_release.ip de la liste des fichiers SDC à inclure dans le projet
Ce problème sera corrigé dans une future version du logiciel Quartus® Prime Pro Edition.