ID de l'article: 000095886 Type de contenu: Dépannage Dernière révision: 07/12/2024

Pourquoi le rapport de compilation affiche-t-il 0,9 V pour la tension VCCL_HPS indépendamment du paramètre Valeur VCCL_HPS dans Stratix®appareil SX 10 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime Pro Edition version 23.2 et antérieure, les broches All Package du rapport de compilation affichent de manière incorrecte 0,9 V pour la colonne de tension pour VCCL_HPS quel que soit le paramètre Valeur VCCL_HPS dans le système de processeur dur Stratix® 10 paramètres paramètres.

    Par exemple, même si vous définissez VCCL_HPS valeur sur SmartVID, les broches All Package du rapport de compilation affichent incorrectement 0,9 V dans la colonne de tension pour VCCL_HPS.

    Résolution

    Ignorez la tension de VCCL_HPS affichée dans les broches All Package du rapport de compilation dans Intel® Stratix® périphérique 10 SX. Vous pouvez connecter VCCL_HPS broches aux paramètres 0,9 V, 0,94 V ou SmartVID sélectionnés dans les paramètres du système processeur dur Intel® Stratix® 10.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.