ID de l'article: 000095590 Type de contenu: Errata Dernière révision: 03/10/2023

Pourquoi les variantes F-Tile avec classifieur PTP et Tx PTP activé dans le sous-système Ethernet Intel® FPGA IP échouent-elles à compiler lors de l’utilisation du simulateur Synopsys* VCS ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition, les variantes F-Tile avec PTP et le classificateur de paquets PTP activé dans le sous-système Ethernet Intel® FPGA IP ne parviennent pas à compiler lors de l’utilisation du simulateur Synopsys* VCS.

    Ce problème n’affecte pas les autres simulateurs pris en charge.

    Résolution

    Pour contourner ce problème, ajoutez le commutateur « -ignore initializer_driver_checks » à la section USER_DEFINED_ELAB_OPTIONS du fichier run_vcs.sh situé dans le répertoire <exemple de nom de projet de conception>/example_testbench.

    Ce problème a été résolu dans la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.