ID de l'article: 000095589 Type de contenu: Errata Dernière révision: 12/11/2024

Pourquoi la variante F-Tile avec une combinaison de ports PTP et non compatibles PTP dans le sous-système Ethernet FPGA IP ne se simule-t-elle pas correctement ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, les variantes F-Tile avec une combinaison de ports PTP et non compatibles PTP dans le sous-système Ethernet FPGA IP ne pourront pas simuler correctement.

    Résolution

    Il n’existe aucune solution de contournement à ce problème.

    Ce problème avait été corrigé dans la version 24.2 du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.