ID de l'article: 000095586 Type de contenu: Errata Dernière révision: 12/11/2024

Pourquoi ma variante E-Tile avec reconfiguration dynamique activée dans l’IP du sous-système Ethernet FPGA ne se simule-t-elle pas correctement avec le simulateur VCS de Synopsys* ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.2 du logiciel Quartus® Prime Pro Edition, les variantes E-tile avec reconfiguration dynamique activée dans l’IP du sous-système Ethernet FPGA ne pourront pas se simuler correctement lors de l’utilisation du simulateur VCS Synopsys*. La simulation ne se terminera pas.

Ce problème n’affecte pas les autres outils de simulation pris en charge.

Résolution

Pour contourner ce problème, ajoutez le commutateur « -debug_access+all » à la section USER_DEFINED_ELAB_OPTIONS du fichier « run_vcs.sh » contenu dans le répertoire <exemple de nom de projet de conception>/example_testbench.

Ce problème a été corrigé dans la version 24.2 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.