ID de l'article: 000095451 Type de contenu: Dépannage Dernière révision: 01/11/2024

Pourquoi l’IP RAM : 2-Port FPGA est-elle créée avec une largeur d’activation des octets différente de celle que j’ai définie ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP RAM 2-PORT
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec la version 23.1 et les versions antérieures du logiciel Quartus® Prime Pro Edition, vous pouvez voir que l’IP est créée avec une largeur d’activation des octets différente de celle que vous avez configurée dans l’éditeur de paramètres.

Toutes les largeurs d’activation des octets ne sont pas valides pour tous les types de blocs. Si le type de bloc de mémoire est défini sur « Auto », la largeur d’activation des octets doit toujours être valide pour le type de bloc utilisé.

Par exemple, pour les appareils Arria® 10, Stratix® 10 et Agilex™ 7, voici les largeurs valides d’activation des octets

MLAB : 5 ou 10

M10K, M20K : 8, 9 ou 10

Résolution

Pour éviter ce problème, assurez-vous que la largeur d’activation des octets est définie sur une largeur valide.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.