Concernant la configuration de l’appareil avec un flux binaire compressé, reportez-vous au Tableau 57 de la Cyclone® V FPGA Device Datasheet, qui indique les réductions de fréquence d’horloge nécessaires.
Le temps de configuration FPP dépend du rapport DCLK/DATA et du pourcentage de compression.
L’exemple suivant montre un moyen facile de calculer le temps de configuration pour la compression et le fichier décompression :
Disons qu’il n’y a pas de fichier de compression 100 %, rapport = 1, temps de configuration = 100*1 = 100 horloge
Pour le fichier de compression de 50 %, rapport = 4, le temps de configuration = 50*4 = 200 horloge (50 % de compression prennent le double du temps de configuration qu’aucune compression)
Pour le fichier de compression de 25 %, rapport = 4, le temps de configuration = 25*4 = 100 horloge (même temps de configuration sans compression)
En résumé, vous devrez compresser <25 % pour obtenir moins de temps de configuration que sans fichier de compression pour un FPP de 16 bits de large.
En mode AS, Cyclone® V FPGAs ne disposent pas d’un rapport CCLK/DATA, vous pouvez le calculer en fonction de la taille du fichier en contrôlant la hauteur de nSTATUS à CONF_DONE pour comparer entre le flux de bits compressé et non condensé.