ID de l'article: 000095062 Type de contenu: Messages d'erreur Dernière révision: 01/12/2023

Pourquoi est-ce que je reçois une erreur lors de la compilation de l’exemple de conception du Intel® FPGA IP DMA multicanal H-Tile pour PCI Express* avec une configuration à 1 canal ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.1 et les versions antérieures du logiciel Intel® Quartus® Prime Pro Edition, une erreur sera observée lors de la compilation de l’exemple de conception du Intel® FPGA IP DMA multicanal H-Tile pour PCI Express* avec une configuration à 1 canal DMA.

Erreur Verilog HDL à intel_pcie_prefetch_desc_fifo.sv(0) : la direction de sélection de la pièce est opposée à la direction de l’index du préfixe

Erreur Verilog HDL ou VHDL à intel_pcie_prefetch_desc_fifo.sv(0) : index ** est hors de la plage (**:**) pour '**'

Résolution

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA Intel® Stratix® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.