ID de l'article: 000095018 Type de contenu: Messages d'erreur Dernière révision: 12/11/2024

Erreur (22728) : La synthèse est exécutée sur la conception avec Tile IP par exemple <... > mais la logique de support n’a pas été générée.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Ce message d’erreur peut s’afficher à l’étape de synthèse lorsque la conception utilise le fichier . bdf pour instancier l’IP Tile, ou vous n’avez pas terminé l’étape de compilation Quartus® Tile Logic Generation.

    Résolution

    Le fichier .bdf n’est pas une méthode prise en charge pour instancier l’IP Tile.

    Pour éviter cette erreur, instanciez l’IP Tile à l’aide d’un fichier Verilog ou VHDL et exécutez l’étape de compilation Quartus® Tile Logic Generation.

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.