Ce message d’erreur peut s’afficher à l’étape de la synthèse lorsque la conception utilise le fichier .bdf pour instancier l’IP de la vignette.
Pour éviter cette erreur, utilisez un fichier Verilog ou VHDL pour instancier l’IP TIle.
Le fichier .bdf n’est pas pris en charge pour instancier l’IP Tile.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.