ID de l'article: 000095014 Type de contenu: Messages d'erreur Dernière révision: 29/05/2023

Pourquoi le Intel Agilex® 7 FPGA générateur de trafic EMIF IP DDR4 2.0 signale-t-il incorrectement le signal de panne ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • FPGA Intel® IP pour composant de débogage des interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition, lorsque l’utilisateur a configuré TG2 pour activer le mode ENFICH, retournez à l’adresse de démarrage et que le nombre de boucles est supérieur à 1, si une panne est observée par TG2, il ne signale pas de signal de panne et le délai d’arrêt se produit. Cela se produit lorsque TG2 entre dans l’étape des lectures ciblées pour effectuer une autre lecture à l’adresse défaillante, et ne quitte pas la phase.

    Résolution

    Ce problème est résolu à partir de la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.