ID de l'article: 000095001 Type de contenu: Messages d'erreur Dernière révision: 19/05/2023

Pourquoi, dans la version 21.4 HBM2 du logiciel Intel® Quartus® Prime Pro Edition, le débit d’écriture était inférieur lorsque la pression de dos AXI est activée dans Intel® Stratix® IP 10 MX HBM2 ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La raison pour laquelle les performances d’écriture sont faibles sur le chemin de réponse en écriture en mode backpressure AXI est que lorsque la backpressure AXI est activée, le débit d’écriture rémanente ne peut pas être atteint.

    Dans ce mode, un FIFO de réponse en lecture souple est instantané, mais il est actuellement trop rapide pour absorber les rafales de réponses en écriture, ce qui entraîne le retour sous pression de l’IP Intel® Stratix® 10 MX/NX FPGA mémoire à bande passante élevée (HBM2). Interne au contrôleur HBMC, cette rétropression entraîne une rétropression sur les canaux de commande d’écriture, ce qui limite le débit global du système.

    Pour contourner ce problème, augmentez la profondeur de la réponse en écriture FIFO de 16 à 32. Cela permet d’augmenter la largeur du compteur FIFO de 1 bit. Cependant, il n’y a pas d’impact sur la zone.

    Résolution

    Ce problème est résolu à partir de la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.