ID de l'article: 000094962 Type de contenu: Messages d'erreur Dernière révision: 18/05/2023

Pourquoi le Intel Agilex® FPGA le timing d’échec EMIF lorsque le générateur de trafic et l’ECC sont activés dans Intel® Quartus® version 20.3 du logiciel Prime Pro Edition ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • FPGA Intel® IP pour composant de débogage des interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez rencontrer des pannes de synchronisation dans le Intel Agilex FPGA® L’IP DDR4 lorsque le générateur de trafic et l’ECC sont tous deux activés.

    Résolution

    Ce problème est résolu à partir de la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.