ID de l'article: 000094920 Type de contenu: Compatibilité Dernière révision: 18/05/2023

La norme LVPECL IO peut-elle être utilisée pour le bloc d’interface universel (UIB) PLL dans l’IP HBM2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour interface de bande passante élevée (HBM2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP HBM ne prend pas en charge la norme IO LVPECL pour UIB PLL.

    Résolution

    Cette norme a été supprimée de la documentation de l’interface IP et du Guide de l’utilisateur IP à partir de la version 21.3 Intel® Quartus® version 21.3.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 MX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.