ID de l'article: 000094887 Type de contenu: Dépannage Dernière révision: 13/06/2025

Pourquoi la o_rx_pcs_ready de l’IP de FPGA Ethernet F-Tile n’est-elle pas indiquée dans les cas PAM4 avec PMA REFCLK défini comme des variantes 312,5 MHz échouent avec PCS prêt à un faible niveau lorsque l’affectation VSR est activée dans l...

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.1 du logiciel Quartus® Prime Pro Edition, la o_rx_pcs_ready de l’IP Ethernet F-Tile n’est pas affirmée dans les cas PAM4 avec PMA REFCLK défini comme les variantes 312,5 MHz échouent avec PCS prêt à un faible niveau lorsque l’affectation VSR est activée dans la conception QSF.

Résolution

Pour contourner ce problème, désactivez l’affectation VSR dans le QSF de conception.
Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.