ID de l'article: 000094865 Type de contenu: Dépannage Dernière révision: 04/12/2024

Pourquoi l’IP HDMI n’a-t-elle pas de sortie vidéo lors de l’intégration du HDMI FPGA IP 2.0 TX et du HDMI FPGA IP RX 2.1 dans une conception ?

Environnement

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 23.1 et antérieures du logiciel Quartus® Prime Pro Edition, aucune sortie vidéo HDMI n’est affichée lors de l’intégration du HDMI FPGA IP 2.0 TX et du HDMI FPGA IP 2.1 RX dans une conception.

En effet, le module bitec_hdmi_measure_vid/bitec_hdmi_scramble/bitec_hdmi_split_add/bitec_hdmi_symb_delay a le même nom de module entre le HDMI FPGA IP 2.0 et le HDMI FPGA IP 2.1, mais le code RTL est différent.

Résolution

Pour contourner ce problème :

Renommez la bibliothèque de compilation en un nom différent dans les fichiers qip pour HDMI FPGA IP 2.0 et HDMI FPGA IP 2.1.

Ce problème est résolu à partir de la version 23.4 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.