ID de l'article: 000094703 Type de contenu: Dépannage Dernière révision: 02/05/2023

Pourquoi Intel Agilex® FPGA SoC 7 n’accède-t-elle pas à l’ensemble de l’espace mémoire HPS EMIF ?

Environnement

    Intel® Quartus® Prime Pro Edition

u-boot-socfpga

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec vous-boot-spl (u-boot-socfpga-v2022.07 et la version précédente) pour Intel Agilex® 7 SoC FPGA, lorsque HPS EMIF est réglé sur un taux de trimestre dans le GUI IP HPS EMIF et le convertisseur demi-taux (HRC) est activé automatiquement par HPS EMIF, vous pouvez voir que la moitié de l’espace mémoire le plus élevé est déformé avec l’espace mémoire demi-inférieur.

Le problème entraînerait une défaillance de la lecture et de l’écriture de la mémoire dans U-Boot, Linux ou le démarrage du système.

Par exemple, si l’emIF HPS est configurée pour être de 2 Go, vous obtiendrez toujours les mêmes données de l’adresse X en moins de 1 Go et de l’adresse X+0x4000_0000 dans les 1 Go supérieurs, comme les 0x1000_0000 et les 0x5000_0000. HpS et le maître d’interface F2H vont voir le même symptôme.

Résolution

Le problème a été résolu dans u-boot-socfpga-v2022.10. Vous pouvez mettre à jour U-Boot avec cette version ou la dernière version.

pour vous-boot-socfpga-v2022.07 et la version précédente, vous pouvez appliquer la modification suivante pour y remédier :

https://github.com/altera-opensource/u-boot-socfpga/commit/9357894a21f4125f14db4e28910b371a4031a818

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.