En raison d’un problème dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition, la corruption des données sur l’interface client de « Reconfiguration Ethernet » du Intel® FPGA Hard IP Ethernet F-tile se produit si la transaction de lecture de l’interface Avalon mappée de mémoire est en cours lorsque les i_rst_n et les i_reconfig_reset sont revendiqués simultanément. Dans ce cas, les premières données récupérées de l’IP dur Ethernet sous-jacent seront invalides.
Pour contourner ce problème, si i_rst_n et les i_reconfig_reset sont revendiqués simultanément lors d’une Avalon transaction de lecture d’une interface de lecture en mappée mémoire avec le Intel FPGA Hard IP F-tile, vous devez ignorer les données de lecture de la première transaction en lecture et effectuer une lecture supplémentaire au même endroit afin d’obtenir la valeur de lecture appropriée des données.