ID de l'article: 000094588 Type de contenu: Dépannage Dernière révision: 07/11/2023

Pourquoi le kit d’outils de débogage pour la Intel® FPGA IP de streaming R-Tile Avalon® pour PCI Express* et l’IP R-Tile Intel® FPGA Compute Express Link (CXL) échouent-ils à l’ouverture après une reconfiguration FPGA ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.2 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, l’erreur ci-dessous peut s’afficher lors de l’ouverture du kit d’outils de débogage pour la Intel® FPGA IP de streaming R-Tile Avalon® pour PCI Express* et de l’IP R-Tile Intel® FPGA Compute Express Link (CXL) après avoir utilisé le kit d’outils de débogage et effectué une reconfiguration FPGA.

master_read_32 : Cette transaction n’a pas été effectuée en 60 secondes. La console système abandonne

Résolution

Pour contourner ce problème, effectuez un cycle d’alimentation FPGA après avoir utilisé le kit d’outils de débogage, avant d’effectuer une reconfiguration FPGA.

Ce problème est résolu à partir de la version 23.3 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.