ID de l'article: 000094552 Type de contenu: Dépannage Dernière révision: 27/11/2023

Pourquoi est-ce que je vois des résultats de précision PTP RX supérieurs à ceux spécifiés avec l’IP Hard FPGA Ethernet F-tile avec® PTP activé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition, les résultats de précision PTP RX peuvent être plus importants que spécifié lors de l’affirmation de la tx_reset de l’IP Hard FPGA Ethernet F-tile avec® PTP activé par lui-même.

    Résolution

    Pour contourner ce problème, veillez à affirmer tx_reset et rx_reset ensemble.
    Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ série I
    FPGA et FPGA SoC Intel® Agilex™ série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.