ID de l'article: 000094551 Type de contenu: Errata Dernière révision: 15/08/2023

Pourquoi les compteurs de paquets sont-ils retournés dans l’analyseur de paquets PTP du sous-système Ethernet Intel® FPGA IP ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition, les compteurs de paquets dans l’analyseur de paquets PTP du sous-système Ethernet Intel® FPGA IP basculent lorsque de petits paquets dos à dos sont rencontrés et que les compteurs de paquets approchent de la valeur saturée (c’est-à-dire tous les F).

Résolution

Il n’existe aucune solution de contournement à ce problème.
Ce problème a été corrigé dans la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ série F
FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.