ID de l'article: 000094550 Type de contenu: Dépannage Dernière révision: 16/06/2025

Pourquoi mon accès au registre AXI-Lite à l’analyseur de paquets PTP de l’IP du sous-système Ethernet échoue-t-il en mode de synchronisation asynchrone 10G ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 23.1 du logiciel Quartus® Prime Pro Edition, les accès au registre AXI-lite à l’analyseur de paquets PTP de l’IP du sous-système Ethernet échoueront en mode de synchronisation asynchrone 10G si l’horloge du chemin de données AXI-ST est plus lente que l’horloge AXI-Lite.

Résolution

Pour contourner ce problème, assurez-vous que l’horloge AXI-Lite est plus lente que l’horloge de chemin de données AXI-ST.
Ce problème est résolu à partir de la version 24.1 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I
FPGA et FPGA SoC Intel® Agilex™ série F

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.