ID de l'article: 000094549 Type de contenu: Dépannage Dernière révision: 15/08/2023

Pourquoi un accès au registre AXI-Lite non aligné sur les mots au classificateur de paquets PTP dans le sous-système Ethernet Intel® FPGA IP ne fonctionne-t-il pas correctement ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition, les accès au registre non aligné sur les mots au classificateur de paquets PTP dans le sous-système Ethernet Intel® FPGA IP ne fonctionneront pas correctement.

    Résolution

    Il n’existe aucune solution de contournement à ce problème. Vous devez vous assurer que tous les accès au registre au classificateur de paquets sont effectués à des adresses alignées sur des mots.
    Ce problème a été corrigé dans la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.