ID de l'article: 000094483 Type de contenu: Dépannage Dernière révision: 17/06/2023

Pourquoi les Intel® FPGA IP Ethernet à trois vitesses échouent-ils pour les vitesses de 10 M/100 M lorsque MAC est configuré pour FIFO 8 bits ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP Ethernet à triple vitesse
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans l’émetteur du Intel® FPGA IP Ethernet à trois vitesses et du Intel® FPGA IP Ethernet triple vitesse F-Tile, la conception échoue lorsque la seule variante MAC est configurée pour un FIFO 8 bits.

Résolution

Ce problème est résolu dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 11 produits

FPGA et FPGA SoC Intel® Agilex™ 7
FPGA Arria® II
FPGA et FPGA SoC Arria® V
FPGA et FPGA SoC Intel® Arria® 10
FPGA Cyclone® IV
FPGA et FPGA SoC Cyclone® V
FPGA Intel® Cyclone® 10
FPGA Intel® MAX® 10
FPGA et FPGA SoC Intel® Stratix® 10
FPGA Stratix® IV
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.